# AVAILABLE COPY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-180352

(43)Date of publication of application: 13.08.1986

(51)Int.CI.

G06F 13/00 G06F 15/16

(21)Application number : 59-281058

(71)Applicant:

**FUJITSU LTD** 

(22)Date of filing:

30.12.1984

(72)Inventor:


**TSUBOI HIDEO** 

### (54) DOWN-LOADING SYSTEM FOR PROGRAM

### (57)Abstract:

PURPOSE: To omit a ROM which is under control of a slave processor S-CPU by providing a stop circuit which stops the actuation of the S-CPU during a down-loading process in a start mode.

CONSTITUTION: An S-CPU 11 in a slave device 201 is restarted immediately after it is reset by a restart circuit 18 when a power supply is applied and then keeps a halt state by a halt circuit 21. A master CPU 1 writes the programs stored in a program memory 5 on an address register 7 and a write data register 8 within the device 20, respectively. Then only the timing of a DMAC 10 produced under control of the CPU 1 is used to perform a down loading action to an RAM 13. A read data register 9 reads the down-loading data and returns it for confirmation at the CPU 1. Then the stop mode of the CPU 11 is released by the circuit 21 when the downloading action is through. At the same time, the CPU 11 is restarted by the circuit 18.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

# ⑫ 公 開 特 許 公 報 (A)

昭61 - 180352

@Int.Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)8月13日

G 06 F 13/00 15/16 J -6549-5B Z-6619-5B

審査請求 有 発明の数 1 (全4頁)

49発明の名称

プログラムダウンロード方式

②特 願 昭59-281058

29出 頭 昭59(1984)12月30日

70発明者 坪井

夫 川崎市中原区上小田中

川崎市中原区上小田中1015番地

川崎市中原区上小田中1015番地 富士通株式会社内

①出願人 富士通株式会社 ②復代理人 弁理士 田坂 善重

明 細 書

1. 発明の名称 プログラムダウンロード方式
2. 特許請求の範囲

マスタブロセッサ (M-OPU) にその制御下のスレーププロセッサ (S-OPU) 用制御プログラムを格納しておき、そのリードオンリモリ (ROM)の制御情報により、起動時各 S-OPU のランダムアクセスメモリ (RAM) に対応する制御プログラムをダウンロードし、各 S-OPU の制御を験 RAM で行なりマルナ OPU システムにおいて、起動時ダウンロードの間 S-CPU の動作を停止する 停止回路を設けるとともに、 S-OPU の 制御下の ROM を除去したことを特徴とするプログラムダウンロード方式。

# 3.発明の詳細な説明

〔産業上の利用分野〕

本発明はマスタブロセッサ(M-OPU)にスレー ブプロセッサ(S-OPU)用制御プログラムを格納 してむき、そのリードオンリメモリ(ROM)の制御 情報により、起動時各 S-OPU のランダムアクセスメモリ (RAM) に対応する制御プログラムをダウンロードし、各 S-CPU の制御を紋 BAM で行なりマルチ OPU システムの改良に関するものである。

### 〔従来の技術〕

従来、マスタ OPU 制御の装置と複数のスレープ OPU 制御の装置より成るマルチ OPU システムが用いられている。第2図 (a), (b) はこの種のシステムの構成の1例を示す。すなわち、マスタ OPU 1 からアドレス,データのパス 6 を介しり1 ROM 2 とり1 RAM 3 が接続され、 I/O ポート 4 を介して I/O に接続される。また、 I/O ポート 4 を介して I/O に接続される。また、 I/O ポート 4 を介して I/O に接続される。また、 I/O ポート 4 を介して I/O に接続される。マスタ OPU 1 の割御で、り1 ROM 2 の制御プログラムによりま1 RAM 3 のアドレス,データを眺出し、VO の機能を実行する外に、スレープ OPU の総動時にはり1 ROM 2 の削御プログラムによりスレープ OP U 用プログラムメモリ 5 中の対応するプログラムを眺出し、これをスレープ 接置 201。201 等の代表のとして装置 201 内のスレープ OPU11 に転送する。

とのダウンロードデータはスレープOPU制御の茲 世 201内のアドレスレジスタ (A/B) 7 とライトデ - タレツスタ (WDR) 8に書込み、これをアドレス, データパス 19 を介し、 #2 BOM 12 の制御プログラ ムに従い、直接メモリアクセス制御(DMAO)10を 用いた転送により、 f2 BAM 13 に f ウンロードさ れる。また、リードデータレジスタ(RDR)9 仕と の場合ダウンロードの読取りデータのチェックを するため返送するものである。次に、同図(b)にR AM13 のダウンロードの前後の状態を示すように、 \$2 ROM12 と \$2 RAM13 のアドレスが重複したい ようたアドレス空間領域 13g を選択するため、パ ンク構成回路 15 によりパンク切替えを行たつて マスタ OPU1 からのスレープ OPUプログラムをこ のアドレス領域 13: 化ダウンロードする。とのダ ウンロードの間はスレープ CPU 11 と ∮2 ROM 12は DMA010によるダウンロードの転送を行なりのみ である。とのダクンロードが完了すると、 ROM/ RAM 切着回路 14 により #2 ROM 12 を #2 RAM 13 に切替えるとともに、パンク 構成 回路 15 により

と同じプート ROMと BAMを有するため、 第 2 図 (4) K 説明したように、RAM のアドレス領域をパンク構成としてアドレス空間を切着え、解除するためのパンク構成回路 15 と、ダウンロード完了後、BOMと RAM を切替えるための切着回路 14 を必要とし、さらに RAM のパンク構成を解除するため、スレープ CPU11 を一旦リセントしてからリスタートする回路 18 の手順も必要である。このようにマスタ CPU に格納されたスレープ CPU用制御プログラムを各スレープ CPU にダウンロード する場合の構成手順はかなり復識なるのとなる。

本発明者は、ダウンロードの間は前述のスレープ OPU とその属する ROM は単にマスタ OPU からの制御プログラムの DMAO による転送のみに関与しているから、もしこの転送をマスタ OPU で創御してやれば、スレープ OPU のダウンロード時の構成,手順は各段に簡単化できることに着目したものである。

本発明の目的は、マスタ OPU からスレープ OPU 用制御プログラムをスレープ OPU へダウンロード ベンク 成を解除し、リスタート回路 18 を動作させ、スレープ OPU 11 を一旦リセットした後リスタートさせる。これは \$2 RAM 13 のバンク 排成の解除,復旧を誤りなく行なうためである。このスレープ OPU 11 のリスタート後は、 \$2 ROM 12 は除外され、 \$2 RAM 13 にダウンロードされたスレープ OPU 用制御プログラムが読出され、一方 L/O の固有のメカ動作等のアドレス,データが RAM 16から読出され、 L/O ポート 17 を介して L/O に送られ所定動作が実行される。すなわら、従来例では、ダウンロードはマスタ OPU 1 とスレープ OPU 11の間で \$2 ROM 12 が関与して行なわれ、 ダウンロード後に \$2 RAM 13 に切替えられる。

### (発明が解決しよりとする問題点)

以上の構成によると、マスタ CPU 1 に属するプート BOM 2 の制御プログラムにより各スレープ CPU 用の制御プログラムを、データとして各スレープ CPU に属する RAM にダウンロードすることにより、マルチ CPU の一元的制御を行なつている。しかし、各スレープ CPU はそれぞれマスタ CPU

する場合、飲スレープ OPU に関連する構成 , 制御を簡単化したプログラムダウンロード方式を提供するととにある。

### (問題点を解決するための手段)

前記目的を適成するため、本発明のプログラム ダウンロード方式はマスタプロセツサ(M-OPU) にその制御下のスレーププロセツサ(S-CPU)用 制御プログラムを格約しておき、そのリードオンリ メモリ(ROM)の制御情報により、超動時各S-CPUのランダムアクセスメモリ(RAM)に対応す る制御プログラムをダウンロードし、各S-CPUの 制御を数 RAMで行なりマルチ CPUシステムにおい て、起動時ダウンロードの間S-OPU の動作を停止する停止回路を設けるとともに、S-OPU の制 御下のROMを除去したことを特徴とするもので ある。

### (作用)

上記の構成により、ダウンロードの期間において、マスタ OPU からの制御プログラムの転送をマスタ OPU で創御し、通常の DMA O と異なりそのタ

イミングのみを利用して転送を行なりことにより、 スレープ CPUを その期間中停止させるものであり、 かつその属する ROM を省略する ことが できるも のである。これに伴なりパンク構成回路や ROM/ RAM 切替回路等の 成も不要となり、構成・手順 が格段に簡単化される。

# (実施))

第1図(a),(b)は本発明の実施例の構成説明図である。

回図において、第2図(a),(b)と異なる点は、 #2ROM12とパンク構成回路 15と ROM/RAM 切替回路 14とを除去するとともに、スレーブ OPU 11 を停止させるホルト回路 21を別に設けたことである。さらに、DMAO 10 はプログラムダウンロード時のスレーブ OPU 11 は停止中であるからタイミングのみを用いマスタ OPUの制御のみにより転送を行な

すなわち、スレーブ装置 201,201 等の代表例として装置 201 内のスレーブ OPU 11 は、電源投入時リスタート 回路 18 によりリセット後直ちにリスター

おらず、これに関与する構成,手順の無いことを 明らかに示している。

### 〔発明の効果〕

以上説明したように、本発明によれば、ダウンロード期間中はスレーブ CPU は停止され、その伝送、確認の制御はマスタ CPU で行なわれ、かつスレーブ CPU に属する ROM かよびダウンロード関連の従来の RAM のパンク構成回路や、 ROM/ RAM 切替回路等が省略され、手顧も格段に省略される。また、その結果ダウンロードに関連する手順が非常に簡単化されるから時間が短縮され、マルチ OPU システムの効率化に役立つところが大きいものである。

## 4.図面の簡単な説明

第 1 図 (a), (b) は本発明の実施例の構成説明図と 要部の説明図、第 2 図 (a), (b) は従来例の構成説明 図と要部の説明図であり、図中、 1 はマスタ CPU、 2 は 1 ROM、 3 は 1 RAM、 4 は L/O ポート、 5 はスレープ CPU 用 プログラムメモリ、 6 はアドレ ス,データバス、 7 はアドレスレジスタ、 8 はラ

トし、さらにホルト回路 21 により停止状態を維持 する。マスタ CPU1 は 11 ROM 2 により、スレーブ OPU 用プログラムメモリ 5 内 の ブ ログラ ムをホル ト状態のスレープ OPU 11 の装置 20i 内のアドレス レジスタ (AR) 7 とライトデータレジスタ (WDR) 8 に奪込み、マスタ OPU1 制御による DMAC10 の メイミングのみを用いて #2 RAM13 にダウンロー ドする。リードデータレジスタ (RDB)9はダウン ロードデータを読取りマスタ OPU1 で確認するた め返送する。これもマスタ CPU1 の制御で行なわ れる。そして、ダウンロードの完了時点でホルト 回路 21 によりスレープ OPU11 の停止解除を行な い、同時にリスタート 回路 18 によりリスタート を行なり。このリスタートにより #2 RAM 13 から メウンロードされたスレープ OPU 11 用のプログ ラムを統出し、 RAM 16 より I/O 機能用アドレス データを読出し、 1/0 ポート 17 を介し 1/0 に送 り実行する。

同図(b) は第2図(b) に対比して示すダウンロード前後の RAM 15の状態である。状態は全く変化して

イトデータレジスタ、9はリードデータレジスタ、10 は直接メモリアクセス制御 (DMAC)、 11 はスレープ CPU、 13 は # 2 BAM 、 16 は BAM 、 17 は L/O ポート、 18 はリスタート回路、 21 はホルト回路を示す。

特許出顧人 富士通株式会社 復代理人 弁理士 田 坂 善 重



